1、熟悉SOC从RTL到GDS的完整设计流程，有后端设计经验者优先。 2、能够熟练使用Astro/Encounter、DC/PC、PT、Formality、MentorDFT、StarRC、Calibre等相关相关设计工具的某一套或几种。
3、有数字电路设计经验，熟悉Verilog者优先
4、高效的学习能力和专业精神，快速掌握各种新的工具软件
5、较好的英文阅读能力，能快速理解工具英文文档
6、本科或者硕士，微电子电子相关专业。